Praktiska Effekter av Matchning i Integrerade Kretsar.

Praktiska Effekter av Matchning i Integrerade Kretsar. Ett typiskt system på kisel idag, består av komplexa samverkande funktionsblock av digital, samplad analog (SC, ADC, DAC) eller kontinuerlig analog typ (AA, Filter). För att kunna uppnå de prestanda som kan beräknas teoretiskt så är det mycket viktigt att vara medveten om vissa parasiteffekter och praktiska begränsningar. De effekter som ska belysas i den här artikeln gör det möjligt att minimera standardavvikelsen som en följd av slumpvisa variationer i processningen. Detta maximerar produktionsutbytet för kritiska kretsar. I vissa fall kan nödvändiga data bara uppnås med hjälp av sådana strukturer. Inga teoretiska beräkningar hjälper om grundläggande praktiska effekter ignoreras. De här beskrivna effekterna skall inte ses som oviktiga sidoeffekter, utan som nödvändiga kunskaper vid konstruktion av avancerade analog-digitala kretsar.

Komponentmatchning En grundlig förståelse av matchning och med vilka komponenter god matchning kan åstadkommas är nödvändig och viktig vid konstruktion av så gott som alla analoga kretsar. För att demonstrera detta så ska vi titta på en enkel förstärkarkrets.

R1

R2 -

Vin

Vout

+

Förstärkningen i denna krets ges av: A=−

R1 R2

Om enhetsmotstånd används för att ge god matchning får vi:

(1)

A=−

mR nR

(2)

Där R är motståndvärdet. Man måste komma ihåg att värdet på varje motstånd har en statistisk variation i produktion. Om vi för enkelhetens skull antar att variationen har Gaussisk distribution så är det relativt enkelt att beräkna den maximalt tillåtna standardavvikelsen på motståndet genom att använda följande approximation: ∆A ∆mR ∆nR = + A mR nR

(3)

Denna approximation är bara giltig för små ∆ . För att säkerställa god yield (produktionsutbyte), så skall förstärkaren hålla sig inom den givna specifikationen även vid en variation på 3σ i motstånden. En sådan gräns vid gaussisk distribution medför en yieldförlust på 0.13% för enbart denna komponent. Om kretsen består av väldigt många komponenter så krävs en extremt hög yield för varje individuellt element. Om vi nu använder detta gränsvillkor tillsammans med ekvation 3 får vi: σ r max =

m•n

∆A 3 m2 + n 2 A

(4)

Låt oss nu anta att följande specifikation gäller: A = 0dB ± 0.1dB

(5)

Detta är en typisk specifikation för en förstärkare och inte något extremt exempel. En förstärkning på 0 dB kräver en motståndskvot på 1:1. 01 . dB ≡ 116% .

(6)

Om vi använder dessa värden i ekvation 4 får vi: σ r max = 0.27%

(7)

Den standardavvikelse som krävs av ett motstånd för att klara specifikationen med god yield i produktion är 0.27%. En sådan matchning kan åstadkommas i en standard CMOS process, men bara med användande av optimala layoutstrukturer. Med det här enkla exemplet så har vikten av att förstå matchning demonstrerats. Den nominella komponentkvoten definieras av de geometrier som ritas vid layouten. Den verkliga kvoten är ett slumpvis varierande värde, med ett medeltal i närheten av det önskade, och med en standarddeviation mellan 0.1% och 10%.

Standarddeviationen beror starkt av vilken layout som används. Missmatchningen influeras av ett antal olika faktorer, inkluderande: - Lokala processvariationer - Globala litografiska variationer - Lokala litografiska variationer - Processgradienter Detta är giltigt för alla komponenter, transistorer, kondensatorer och motstånd. Liknande metoder kan därför användas för att optimera layouten för alla komponenter.

Lokala processvariationer Alla processparametrar uppvisar lokala variationer, dvs området som påverkas av variationen är litet, typiskt ≤ 1µm 2 . Dessa variationer är slumpmässigt distribuerade över hela chipet och deras placering kan inte förutses. Så varierar till exempel kondensatoroxidens tjocklek, och etsningen har en slumpmässig variation vid kanten, vilket resulterar i ett kondensatorvärde med slumpmässig distribution. Liknande effekter existerar också för motstånd och transistorer. Dessutom så beror motstånd och transistorer även av dopningsimplantationer och diffusioner. I allmänhet så kan bättre matchning uppnås med kondensatorer än för motstånd eller transistorer (med samma yta) eftersom kondensatorvärdet styrs av färre parametrar. Den enda effektiva metoden för att eliminera lokala processfel är att försäkra sig om att alla precisionskomponenter är så stora att de lokala processvariationerna bara har en mindre betydelse när det gäller uppnåelig matchning. Omfattande utredningar vad gäller kondensatormatchning har visat att lokala oxidtjockleksvariationer är försumbara om kondensatorerna är större än 25 µm x 25 m För motstånd så gäller följande tumregler: Precisionsmotstånd i polykisel och diffusionsmotstånd skall layoutas med en bredd på minst 4 µm och well-motstånd med minst 8 µm . Då wellen är djupare än en normal diffusion så gör detta wellkomponenter mer mottagliga för tredimensionella fel. Detta är anledningen till att skall aldrig använda minimumgeometrier. Dessa data har framräknats ur en 1.2 m process. Det är givet att sådana data är processberoende, men ovanstående riktlinjer kan användas i brist på bättre.

En av de huvudsakliga orsakerna till globala processvariationer som resulterar i komponentmissmatchning, är fel som introduceras under den fotolitografiska processer, så är den fotolitografiska processningen av kisel föremål för över- eller underexponering, över- eller underdeponering osv.... Etsningsmomenten som

följer/ingår i den fotolitografiska processen är också föremål för över- eller underetsning. Karakteristiskt för sådana fel är att de är konstanta över hela skivan. För att undersöka konsekvenserna av sådana fel och hur den resulterande missmatchningen kan minimeras, ska vi undersöka ett par matchade kondensatorer med den önskade kvoten Kd.

Xa dx Xb dx

Area R

Xa

Xb

dx

Area 1

dx

Areakvoten för de ritade kondensatorerna är: Xa 2 Kd = Xb 2

(8)

Där Rd är den önskade kondensatorkvoten. Om nu polykislet är överetsat med dx (sådana fel kan uppträda på grund av variationer i etstiden eller ändrad koncentration av etsvätskan från en wafersats till nästa) så ges kondensatorkvoten av: KR =

( Xa − dx ) 2 ( Xb − dx ) 2

(9)

Där RR är den verkliga kondensatorkvoten. Med användande av ekvation 8 och 9 så är det möjligt att beräkna ett relativt fel som kan användas för att uppskatta den uppnåeliga matchningen: E=

Kd − K R Kd

(10)

Om vi approximerar denna ekvation i termer av dx 2 får vi: E≅

4dx Xa

{

}

Kd − 1

(11)

. um . Om vi applicerar ekvation 11 på två Typiskt så är Xa ≅ 30um och dx ≅ 01 kondensatorer med areakvot 4:1 så får vi: E = 133% .

(12)

Detta motsvarar 5.2 ± 0.5 bitars upplösning för en dataomvandlare. Det är tydligt att så enkla strukturer inte är lämpliga vid konstruktion av precisionskretsar.

Xb

Xb

Xb

Area 1

Area 1 Xb dx

Xb

Area 1

Area 1

Xb

Area 1

Ratio=4 dx Detta fel kan elimineras, eller åtminstone drastiskt reduceras, om man använder enhetskondensatorer som ovan. I detta fall reduceras varje kondensator med samma faktor, och som ett resultat av detta förblir areakvoten konstant. Användandet av enhetskomponenter kräver förstås ett minsta gemensamt komponentvärde som dessutom skall vara passande för fysisk implementation. Om den önskade kvoten inte kan åstadkommas med ett rimligt antal enhetskomponenter så måste en komponent med annat värde användas. Så skulle till exempel en kvot på 11:13.3 kräva 243 enhetskondensatorer, vilket vore helt orealistiskt att implementera. Om å andra sidan icke enhetliga kondensatorer används så blir matchningen beroende av globala litografiska variationer. Med andra ord så blir kondensatorkvoten beroende av sådana faktorer som över- och underets. Känsligheten kan dock minimeras med korrekt dimensionering. För en icke enhetlig kondensator gäller då:

Xc

Xd

Area R Xb dx Xb

Area 1

dx

dx

Kd =

Xc • Xd Xb 2

(13)

Där Rd är den önskade kondensatorkvoten. Över- och underets av denna struktur introducerar ett fel som resulterar i följande areakvot: KR =

( Xc − dx )( Xd − dx ) ( Xb − dx ) 2

(14)

Där RR är den verkliga kondensatorkvoten. Om vi återigen beräknar det relativa felet och approximerar i termer av dx 2 får vi: E≅

 2dx Xb 2 ( Xc + Xd )  K 2 Xb −  d Xc 2 Xc • Xd  

(15)

Ekvation 15 ger en god approximation av felet med avseende på etsfel. Det vore nu önskvärt att finna de värden på Xc och Xd som ger den minsta känsligheten hos E med avseende på dx. Detta kan göras genom att derivera E med avseende på dx och sätta den erhållna ekvationen lika med 0: dE 2 Xb Xb 2 = − =0 ddx ( Xc + Xd ) Xc • Xd Term 1

Term 2

(16)

Term 1 är kvoten mellan omkretsarna och term 2 kvoten mellan areorna. Om ekvation 16 skall vara lika med noll, så skall kvoten mellan omkretsarna vara lika med kvoten mellan areorna. Lösning av ekvation 16 för att finna den optimala dimensioneringen av kondensatorerna ger: Xc 2 − 2 K d Xc + K d = 0

(17)

Lösning av denna andragradsekvation ger: Xc = K d ± K d ( K d − 1)

(18)

En restriktion för den icke enhetliga kondensatorn kan ses från ekvation 18: Om ekvationen skall ge reella lösningar så måste kvoten Rd vara större än 1. Detta innebär att den mindre kondensatorn skall göras lika med enhetskondensatorn och att den större skall utgöra den icke enhetliga komponenten. Om ekvation 18 används för att dimensionera de icke enhetliga kondensatorerna, så fås en layout som är minimalt beroende av fotolitografiska fel och etsvariationer. För att ta det tidigare diskuterade exemplet med en kondensatorkvot på 11:13.3 så skulle denna kvot realiseras genom 11 enheter för den ena kondensatorn och 12 plus en icke enhetlig (1.3) för den andra.

Processgradienter Olyckligtvis så påverkas de flesta processparametrar av processgradienter. Processgradienter är systematiska variationer av en parameter över wafern. Så kan till exempel oxidtjockleken variera systematiskt från ena sidan av chipet till den andra, liksom en transistors tröskelspänning. Nedan visas de enhetskondensatorer vi tidigare diskuterat, och nedom dessa en tänkbar gradient i oxidtjockleken. På grund av gradienten så är den genomsnittliga oxidtjockleken större för de fyra kondensatorerna än för den enda. En lösning till detta är att använda så kallad “common centroid” layoutteknik.

Xb

Xb

Xb

Area 1

Area 1

Ratio=4

Xb dx Xb

Area 1

Area 1

Xb

Area 1

dx Tox

Tox1

Tox2

Tox3

x

För kondensatorer så erbjuder denna teknik, som visas nedan, en ganska enkel lösning på detta problem (under förutsättningen att processgradienten är någotsånär linjär). Kondensatorerna layoutas så att de har samma centrumpunkt (ur areasynpunkt). Som ett resultat av detta kommer alla kondensatorerna att ha samma effektiva oxidtjocklek. För att försäkra sig om att processgradienterna kan approximeras till att vara linjära, bör man placera matchade komponenter så nära varandra som möjligt.

Cap 2

Cap 2

Cap 1

Cap 2

Cap 2

Om offsetspänningen i en operationsförstärkare skall minimeras, så är det av stor vikt att denna teknik används vid layoutningen av de bägge transistorerna i ingångens differentialsteg. Med optimal layout och konstruktion så har operationsförstärkare med en maximal offset på 3-4mV ( 3σ ) demonstrerats (statiskt). En möjlig layout av ett differentiellt ingångssteg visas nedan. De två transistorerna har delats upp på fyra identiska delar och sammankopplats parallellt i en lämplig konfiguration. Den här lösningen har den fördelen över andra, att genom den interfolierade layouten av transistorerna så kan den gemensamma source-anslutningen och båda drainanslutningarna anslutas i metall, utan korsningar. Den här strukturen är speciellt lämplig för stora ingångstransistorer. Drain 1 Gate 1 Drain 1

Drain 2 Gate 2

Source

Source

Gate 1 Diffusion

Drain 2

Gate 2 Poly

Al.

Kontakt

Denna transistor leder till en mycket kompakt layout, med de två ingångstransistorerna orienterade enligt “common centroid”. En bra regel att ha i bakhuvudet när man dimensionerar ingångstransistorer är att transistormatchningen är proportionell mot kvadratroten ur gatearean, som tidigare visats bland annat av Jyn Bang Shyu. Ekvivalent ingångbrus hos transistorn är däremot omvänt proportionellt mot gatearean. I de fall fler än två element måste matchas kan en “common centroid” layout enligt ovan bli problematisk och opraktisk. Ett exempel på en sådan koppling är den strömswitchande DAC som visas nedan: Iref

Iout

Vss D1

D2

D3 D4

Iref

Iout

Vss D1 D2 Diffusion

D3 D4 Poly

Al.

Kontakt

De fyra strömspeglartransistorerna är enhetsströmkällorna i den strömswitchande DACen. För att säkerställa en god differentiell olinjäritet och dito integral olinjäritet (relativ noggrannhet) krävs att matchningen mellan transistorerna optimeras. En layout enligt “common centroid” konceptet är inte möjlig för dessa transistorer utan en extrem kostnad i kiselyta. Den oönskade gradienteffekten kan dock minimeras redan i konstruktionen. I fallet DAC är det, förutsatt att vi vet vilken parameter som är viktigast, möljigt att optimera avkodningen. Om den differentiella olinjäriteten är den mest kritiska parametern, så bör avkodningen ske sekventiellt, dvs transistorerna switchas på den ena efter den andra, från ena sidan till den andra. Den minsta skillnaden mellan en strömkälla till en annan finns mellan två varandra intilliggande transistorer. Som ett resultat av sekentiell avkodning fås minimal differentiell olinjäritet. Om, å andra sidan, integral olinjäritet (relativ onoggrannhet) är mer viktigt så bör en “spridd” avkodning användas. Sådana avkodningsmetoder kan optimeras för att medelvärdesbilda processgradienten, och därmed ge minsta möjliga integral olinjäritet. En viss degradering i den differentiella olinjäriteten måste accepteras i detta fall.

Användandet av “common centroid” tekniken för att layouta motstånd är et mycket mer omstritt ämne. I allmänhet krävs fler kontakteringar när ett motstånd layoutas på detta vis. I dessa kontakter går ström, och som ett resultat påverkar kontaktresistansen (som inte är försumbar) motståndets matchning. Nedan visas en precisionmotståndsstruktur som används på AMS i exempelvis ADC. Trots att “common centroid” tekniken inte har använts så kan en matchning på i värsta fall 0.2% uppnås. En “common centroid” layout skulle ha minst lika stort fel bara som en följd av kontaktresistanserna. x Dummymotstånd Till krets

x

Oanvänd kontakt för impedansmatchning

x

Kantstruktur för uniform etsning Uniforma avstånd för etsning (x) 45 graders hörn för bättre etsning

De flesta analyser och föreslagna lösningarna förutsätter att processgradienten är linjär. Praktiska experiment bekräftar att detta är ett giltigt antagande.

Kanteffekter Allteftersom processgeometrierna krymper så blir kanteffekterna allt viktigare. De flesta kanteffekter beror på ojämnheter eller ickeisotrop fotolitografisk processning. Under konstruktion och layout så anses komponenterna vara tvådimensionella. I verkligheten är de dock tredimensionella. Ojämnheter (“fransning”) är särskilt märkbara för transistorer och wellmotstånd, där ickeisotrop fotolitografisk processning kan utgöra ett stort problem. I processer med större geometrier (>5 µm ) kunde sådana kanteffekter ignoreras, men med moderna processdimensioner (